Une nouvelle fuite de données affecte l'État Français : la DINUM a officialisé ce vendredi 16 janvier une intrusion au sein de la plateforme HubEE.
Le post Piratage HubEE : l’État confirme la fuite de 160 000 documents avec des données sensibles a été publié sur IT-Connect.
La mise à jour de janvier 2026 (KB5074109) pour Windows 11 bloque Outlook s'il y a un ou plusieurs profils POP configurés. Détails et solution dans cet article.
Le post La mise à jour de janvier pour Windows 11 bloque Outlook si vous utilisez un profil POP ! a été publié sur IT-Connect.
Microsoft a publié les mises à jour de janvier 2026 pour Windows Server, dont la KB5073379 pour Windows Server 2025 ! Voici les changements apportés.
Le post Le point sur les mises à jour de janvier 2026 pour Windows Server a été publié sur IT-Connect.
L'extension Copilot Studio pour Visual Studio Code passe officiellement en disponibilité générale (GA), de quoi éditer les agents IA depuis l'IDE local.
Le post L’extension Copilot Studio est disponible pour Visual Studio Code : à quoi sert-elle ? a été publié sur IT-Connect.
Wine 11.0 est disponible : cette nouvelle version apporte des nouveautés comme WoW64 et NTSync, ce qui va améliorer les performances des jeux Windows sur Linux.
Le post Wine 11 est disponible pour Linux : ce que ça change pour l’exécution des programmes Windows a été publié sur IT-Connect.
OVHcloud s'est associé à Veeam pour proposer à ses clients une nouvelle solution de sauvegarde managée pour les serveurs Bare Metal : OVHcloud Backup Agent.
Le post OVHcloud lance Backup Agent, une solution basée sur Veeam pour la sauvegarde des serveurs dédiés a été publié sur IT-Connect.
Selon une entrée récemment enregistrée auprès de l’Office américain des brevets et des marques, AMD s’est vu attribuer un nouveau brevet portant le nom de Balanced Latency Stacked Cache. Derrière cette appellation, le document, repéré par le média NeoWin, décrit une approche visant à faire évoluer l’empilement 3D du cache en l’appliquant non plus uniquement au cache L3, comme c’est le cas aujourd’hui, mais également au cache L2, avec l’ambition d’optimiser les latences et l’efficacité globale de la hiérarchie mémoire.
Le brevet décrit des liaisons verticales via TSV (through‑silicon vias) ou BPV (bond pad vias) entre matrices empilées. Particularité clé : les vias sont regroupés au « centre géométrique » des puces pour des chemins plus courts et symétriques. Cette topologie vise à équilibrer les temps d’accès entre couches, minimiser les étages de pipeline et contenir les pertes de transmission.
Sur un L2 typique de 1 Mo, AMD indique un passage de 14 à 12 cycles d’accès avec l’empilement 3D, une baisse modeste en apparence mais significative dans une plage habituelle de 10 à 50 cycles.
Après l’introduction du 3D V‑Cache (L3) en 2021, déjà arrivé en seconde génération et associé récemment aux processeurs gaming haut de gamme tel que le Ryzen 7 9800X3D, cette extension au L2 viserait des gains plus systématiques sur la réactivité des cœurs.
Le document est référencé US20260003794A1 et se trouve au stade de publication de demande. La concrétisation en produit peut prendre du temps et dépendra de contraintes physiques et d’intégration. Nous suivrons les étapes vers une mise en production et les premiers prototypes silicium.
Source : ITHome
Connexion